asimut – Online in der Cloud

PROGRAMM:

NAME/FUNKTION

asimut - Ein Simulationstool für Hardwarebeschreibungen

ZUSAMMENFASSUNG

asimut [Optionen] [root_file] [Musterdatei] [Ergebnisdatei]

BESCHREIBUNG

asimut ist ein logisches Simulationstool für Hardwarebeschreibungen. Es kompiliert und lädt a
Vollständige Hardwarebeschreibung in VHDL (Very High Speed ​​Integrated Circuits).
Hardwarebeschreibungssprache). Die Hardwarebeschreibung kann strukturell sein (eine Hierarchie von
Instanzen) oder Verhalten. Es wird nur eine Teilmenge von VHDL unterstützt. Beschreibungen, die das nicht tun
Übereinstimmungen mit dieser Teilmenge führen zu einem Syntaxfehler während der Kompilierung. Sehen vhdl(5) für detaillierte
Informationen zur unterstützten Teilmenge von VHDL.

Sobald eine Hardwarebeschreibung geladen ist, asimut sucht nach einer Simulationsmusterbeschreibung
Datei. In diese Datei soll geschrieben werden Klaps Format. Die Datei wird kompiliert, geladen und verknüpft
mit der Hardwarebeschreibung. Anschließend wird die Simulation gestartet. Wenn Muster sind
verarbeitet, eine Ergebnisdatei in Klaps Format erzeugt wird.

Wenn in der Musterbeschreibungsdatei eine Speicheraktion angefordert wurde (siehe Klaps (5)), asimut
erstellt am Ende auch eine Sicherungsdatei, die den Status der Beschreibung darstellt
Simulation des letzten Musters. Die Sicherungsdatei erhält einen Namen root_file.sav, wo root_file is
der Name der Beschreibung.

Die gespeicherte Datei kann in einer späteren Simulationssequenz verwendet werden, um den Status des zu initialisieren
(gleiche) Hardwarebeschreibung vor Beginn der Simulation. Mit diesem Mechanismus ist eine große
Eine Musterfolge kann in mehrere kleine Sequenzen unterteilt werden, von denen jede initialisiert wird
Die Hardwarebeschreibung mit der Sicherungsdatei ergab sich aus der vorherigen Sequenz.

asimut liest mehrere Parameter aus den Umgebungsvariablen:

MBK_CATA_LIB Liste der Verzeichnisse mit Beschreibungs- und Musterdateien (unter Verwendung von
$PATH-Syntax). Der Standardpfad ist das aktuelle Verzeichnis (siehe mbk(1)).

MBK_WORK_LIB Gibt das aktuelle Arbeitsverzeichnis an. Das Arbeitsverzeichnis
Gibt den Ort an, an dem alle Ausgabedateien geschrieben werden.

MBK_CATAL_NAME Gibt die Datei an, in der die Verhaltensbeschreibungsdateien aufgelistet sind.
Diese Datei wird zum Durchblättern von Zellen einer Strukturbeschreibung verwendet. (siehe
mbk(1))

MBK_IN_LO Dateierweiterung für strukturelle Entität. (sehen mbk(1))

VH_BEHSFX Liste der Dateierweiterungen für Verhaltensentitäten (unter Verwendung der $PATH-Syntax).
Die Standarddateierweiterung ist vbe.

VH_PATSFX Liste der Dateierweiterungen für Musterbeschreibungseinheiten (unter Verwendung von $PATH
Syntax). Die Standarddateierweiterung ist Klaps.

VH_DLYSFX Liste der Dateierweiterungen für Verzögerungsbeschreibungsentitäten (unter Verwendung von $PATH
Syntax). Die Standarddateierweiterung ist tgl.

VH_MAXERR Maximal zulässige Fehleranzahl während der Simulationsphase. Wenn die
Anzahl der während der Simulation aufgetretenen Fehler erreicht VH_MAXERR, asimut
stoppt die Simulation am Ende der Verarbeitung des aktuellen Musters.
Muster, die dem aktuellen Muster folgen, bleiben unbearbeitet und werden verarbeitet
in der Ergebnisdatei wiedergegeben. Der Standardwert von VH_MAXERR ist 10.

root_file ist der Name der Beschreibung.

Standardmäßig asimut sucht nach einer Strukturbeschreibung. Es nutzt die MBK_IN_LO Umwelt
Variablen, um sowohl das Format als auch die Erweiterung von Strukturbeschreibungsdateien zu identifizieren.
Zum Laden struktureller VHDL-Dateien MBK_IN_LO muss auf eingestellt sein vst.

Zum Laden einer reinen Verhaltensbeschreibung -b Option muss angegeben werden. In einem solchen Fall asimut
lädt eine Datenfluss-VHDL-Beschreibungsdatei. Der VH_BEHSFX Umgebungsvariable gibt die
zu verwendende Erweiterungen.

Musterdatei ist der Entitätsname der Musterbeschreibung. Die Datei, die dies enthält
Die Entität muss benannt werden Musterdatei.ext , Wobei ext ist eine der in angegebenen Erweiterungen
VH_PATSFX.

result_file ist die Ergebnisdatei, die von erstellt wurde asimut. Die Ergebnisdatei ist ein Muster
Beschreibungsdatei mit der durch angegebenen Erweiterung VH_PATSFX.

OPTIONAL

-b bedenke die root_file Beschreibung als Verhaltensbeschreibung

-Rückverzögerung [Mindest, max typ] Verzögerungsdatei
Datei verwenden Verzögerungsdatei.ext für Verzögerungen Backannotation, wo ext eines von
die in angegebene Erweiterung VH_DLYSFX.

-bdd Verwenden Sie BDDs (Binary Decision Diagram), um Ausdrücke darzustellen. Benutzen
Diese Option macht die Simulation doppelt so schnell, erhöht sich aber
Speicherbedarf

-c Führen Sie nur die Kompilierungsphase aus

-Core core_file Geben Sie beim ersten auftretenden Fehler den Zustand der Schaltung in beiden aus
eine ASCII-Datei (mit dem Suffix .cor) und eine binäre Sicherungsdatei (mit dem Suffix .sav)
die in einer weiteren Sitzung als Initialisierungsdatei verwendet werden kann. Wenn die
-nores Wenn diese Option angegeben wird, wird auch eine Musterdatei erstellt.

-dbg[sbpldc] Rufen Sie den Debugger auf (Entwicklerverwendung)

-Standardverzögerung (-dd) Es werden nur Nullverzögerungen (keine After-Klausel in der VHDL-Datei) geändert, wenn
Es werden rückkommentierte Verzögerungen oder feste Verzögerungen angegeben.

-feste Verzögerung Wert (-fd Wert)
Alle in der Beschreibung genannten Verzögerungen sind behoben Wert.

-h Zeigen Sie diese Hilfedatei an

-i Wert Alle Signale der Beschreibung mit initialisieren Wert. Wert kann 0 be sein
oder 1

-i Datei speichern Lesen Sie eine Sicherungsdatei und initialisieren Sie damit den Status der Beschreibung
vor der Verarbeitung des ersten Musters (der Dateiname darf weder 1 noch 0 sein)

-prüfen Instanzname
Erzeugen Sie eine Musterdatei, die der Schnittstelle der Instanz entspricht
identifiziert von Instanzname

-l n höchstens drucken n Zeichen für Musterbeschriftungen. Der Standardwert für n
ist 15.

-nores Keine Ergebnisdatei generieren

-p n höchstens laden n jedes Mal Muster aus der Eingabemusterdatei. Benutze dies
Diese Funktion reduziert die Speicherzuweisung, wenn eine große Anzahl von Mustern vorhanden ist
simuliert werden. Darüber hinaus nach dem n Muster wurden verarbeitet,
Das Simulationsergebnis wird in der Ergebnismusterdatei gedruckt. Der
Standardwert für n ist 0, wodurch die gesamte Musterdatei geladen wird.

-t Trace-Signale beim Erstellen von BDDs (Entwicklernutzung).

-Transport Transportverzögerungsmodell verwenden (Standard ist Trägheit).

-Nullverzögerung (-zd) Alle Verzögerungen der VHDL-Beschreibung sollen Nullverzögerungen sein.

BEISPIEL

asimut -b -i init_add adder_32 adder_patterns res_add

simuliert eine Verhaltensbeschreibung, die in der Datei mit dem Namen „adder_32.vbe“ enthalten ist, unter Verwendung des Musters
Datei „adder_patterns.pat“. Die Simulationsergebnisse werden in „res_add.pat“ geschrieben und die
Die Beschreibung wird mit den in „init_add.sav“ enthaltenen Werten initialisiert.

DIAGNOSE

Registerinitialisierungen in der Musterdatei ermöglichen die Änderung des Werts eines Registers
ein bekannter Wert. Wenn Sie diese Funktion jedoch verwenden, um ein Register vor der Ausführung zu initialisieren
Das erste Muster wird nicht empfohlen. Registriert den Wert (definiert durch die Initialisierung).
Anweisung) kann überschrieben werden, da die Beschreibung vor der ersten keinen kohärenten Zustand hat
Muster.

Nutzen Sie Asimut online über die Dienste von onworks.net