asimut - آنلاین در ابر

برنامه:

نام

آسیموت - یک ابزار شبیه سازی برای توضیحات سخت افزاری

خلاصه

آسیموت [گزینه ها] [root_file] [پرونده_الگو] [فایل_نتیجه]

شرح

آسیموت یک ابزار شبیه سازی منطقی برای توصیف سخت افزار است. a را کامپایل و بارگذاری می کند
توضیحات کامل سخت افزار نوشته شده در VHDL (مدارهای مجتمع با سرعت بسیار بالا
زبان توصیف سخت افزار). توضیحات سخت افزار ممکن است ساختاری باشد (سلسله مراتبی از
موارد) یا رفتاری. فقط زیر مجموعه ای از VHDL پشتیبانی می شود. توضیحاتی که اینطور نیست
مطابقت با این زیر مجموعه باعث ایجاد یک خطای نحوی در هنگام کامپایل می شود. دیدن vhdl(5) برای جزئیات
اطلاعاتی در مورد زیر مجموعه پشتیبانی شده از VHDL.

پس از بارگیری توضیحات سخت افزاری، آسیموت به دنبال توصیف الگوی شبیه سازی است
فایل. این فایل قرار است در آن نوشته شود اهسته دست زدن به قالب فایل کامپایل، بارگذاری و لینک شده است
با توضیحات سخت افزاری سپس شبیه سازی شروع می شود. وقتی الگوها هستند
پردازش شده، یک فایل نتیجه در اهسته دست زدن به فرمت تولید می شود.

اگر یک عمل ذخیره در فایل توضیحات الگو درخواست شده باشد (نگاه کنید به اهسته دست زدن به (5)), آسیموت
همچنین یک فایل ذخیره را ایجاد می کند که وضعیت توضیحات را در انتهای آن نشان می دهد
شبیه سازی آخرین الگو فایل ذخیره نام دارد root_file.sav، که در آن root_file is
نام توضیحات

فایل ذخیره می تواند در یک دنباله شبیه سازی بعدی برای مقداردهی اولیه وضعیت استفاده شود
(همان) توضیحات سخت افزار قبل از شروع شبیه سازی. با استفاده از این مکانیسم، یک
دنباله ای از الگوها را می توان بر روی چندین دنباله کوچک شکست، که هر کدام مقداردهی اولیه می شود
توضیحات سخت افزار با فایل ذخیره از دنباله قبلی است.

آسیموت چندین پارامتر را از متغیرهای محیطی می خواند:

MBK_CATA_LIB فهرست دایرکتوری های حاوی توضیحات و فایل های الگو (با استفاده از
نحو $PATH). مسیر پیش‌فرض دایرکتوری فعلی است (نگاه کنید به mbk(1).

MBK_WORK_LIB دایرکتوری کاری فعلی را مشخص می کند. دایرکتوری کار
محل نوشته شدن همه فایل های خروجی را نشان می دهد.

MBK_CATAL_NAME فایلی را نشان می دهد که فایل های توضیحات رفتاری در آن لیست شده اند.
این فایل برای برگ دادن سلول های یک توضیح ساختاری استفاده می شود
mbk(1))

MBK_IN_LO پسوند فایل برای موجودیت ساختاری (دیدن mbk(1))

VH_BEHSFX فهرست پسوندهای فایل برای موجودیت های رفتاری (با استفاده از نحو $PATH).
پسوند پیش فرض فایل است vbe.

VH_PATSFX فهرست پسوندهای فایل برای موجودیت های توصیف الگو (با استفاده از $PATH
نحو). پسوند پیش فرض فایل است اهسته دست زدن به.

VH_DLYSFX فهرست پسوندهای فایل برای نهادهای توصیف تاخیر (با استفاده از $PATH
نحو). پسوند پیش فرض فایل است مروارید.

VH_MAXERR حداکثر تعداد خطاهای مجاز در مرحله شبیه سازی اگر
تعداد خطاهای رخ داده در طول شبیه سازی به VH_MAXERR می رسد، آسیموت
در پایان پردازش الگوی فعلی، شبیه سازی را متوقف می کند.
الگوهایی که از الگوی فعلی پیروی می کنند پردازش نشده باقی می مانند و هستند
در فایل نتیجه تکثیر شده است. مقدار پیش فرض از VH_MAXERR 10 است

root_file نام توضیحات است

به صورت پیش فرض آسیموت به دنبال توصیف ساختاری است. از MBK_IN_LO محیط
متغیرهایی برای شناسایی فرمت و پسوند فایل های توضیحات ساختاری.
برای بارگذاری فایل های ساختاری VHDL MBK_IN_LO باید روی آن تنظیم شود vst.

برای بارگذاری یک توصیف رفتاری خالص -b گزینه باید مشخص شود در چنین موردی آسیموت
فایل توضیحات VHDL جریان داده را بارگیری می کند. را VH_BEHSFX متغیر محیطی را می دهد
پسوندهای مورد استفاده

الگو_فایل نام موجودیت توضیحات الگو است. فایل حاوی این
نهاد باید نامگذاری شود pattern_file.ext ، که در آن EXT یکی از پسوندهای مشخص شده در است
VH_PATSFX.

نتیجه_فایل فایل نتیجه تولید شده توسط آسیموت. فایل نتیجه یک الگو است
فایل توضیحات با پسوند مشخص شده توسط VH_PATSFX.

OPTIONS

-b در نظر بگیرید root_file توصیف به عنوان یک توصیف رفتاری

تاخیر عقب [دقیقه، حداکثر تایپ] delay_file
استفاده از فایل delay_file.ext برای تأخیر حاشیه نویسی، که در آن EXT یکی از
پسوند مشخص شده در VH_DLYSFX.

-bdd از BDD ها (نمودار تصمیم گیری دودویی) برای نمایش عبارات استفاده کنید. استفاده كردن
این گزینه باعث می شود شبیه سازی دو برابر سریعتر شود اما افزایش می یابد
نیاز به حافظه

-c فقط مرحله کامپایل را اجرا کنید

-هسته core_file در اولین خطای مواجه شده، وضعیت مدار را در هر دو تخلیه کنید
یک فایل ascii (با پسوند .cor) و یک فایل ذخیره باینری (با پسوند .sav)
که می تواند به عنوان فایل اولیه در جلسه بعدی استفاده شود. اگر
-نورس گزینه مشخص شده است یک فایل الگو نیز تولید می شود.

-dbg[sbpldc] با اشکال زدا تماس بگیرید (استفاده از برنامه نویس)

-تاخیر پیش فرض (-DD) فقط تاخیرهای تهی (بدون بند بعد در فایل VHDL) تغییر می کند اگر
تأخیرهای دارای حاشیه یا تأخیرهای ثابت مشخص شده است.

-تأخیر ثابت ارزش (-fd مقدار)
تمام تأخیرهای توصیف ثابت شده است ارزش.

-h این فایل راهنما را نمایش دهید

-i ارزش تمام سیگنال های توضیحات را با ارزش. ارزش می تواند 0 باشد
یا 1

-i save_file یک فایل ذخیره شده را بخوانید و از آن برای مقداردهی اولیه وضعیت توضیحات استفاده کنید
قبل از پردازش الگوی اول (نام فایل نمی تواند 1 یا 0 باشد)

-بازرسی نمونه_نام
یک فایل الگوی مربوط به رابط نمونه تولید کنید
شناسایی شده توسط نمونه-نام

-l n حداکثر چاپ کنید n کاراکترها برای برچسب های الگو مقدار پیش فرض برای n
15 است

-نورس فایل نتیجه تولید نکنید

-p n حداکثر بارگیری کنید n الگوها از فایل الگوی ورودی هر بار. با استفاده از این
ویژگی تخصیص حافظه را در صورت وجود تعداد زیادی الگو کاهش می دهد
شبیه سازی شود. علاوه بر این پس از n الگوها پردازش شده اند،
نتیجه شبیه سازی در فایل الگوی نتیجه چاپ می شود. در
مقدار پیش فرض برای n 0 است که باعث می شود کل فایل الگو بارگذاری شود.

-t ردیابی سیگنال ها هنگام ساخت BDD (استفاده از توسعه دهندگان).

حمل و نقل از مدل تاخیر حمل و نقل استفاده کنید (پیش فرض اینرسی است).

تاخیر صفر (-zd) فرض بر این است که تمام تأخیرهای توصیف VHDL، تأخیرهای تهی باشند.

مثال

asimut -b -i init_add adder_32 adder_patterns res_add

با استفاده از الگو، یک توصیف رفتاری را در فایلی به نام «adder_32.vbe» شبیه سازی می کند
فایل "adder_patterns.pat". نتایج شبیه‌سازی در «res_add.pat» نوشته می‌شود
توضیحات با مقادیر موجود در "init_add.sav" مقداردهی اولیه می شود.

عیب یابی

ثبت اولیه سازی ها در فایل الگو اجازه می دهد تا مقدار یک ثبات را به آن تغییر دهید
یک ارزش شناخته شده با این حال، استفاده از این ویژگی برای مقداردهی اولیه یک ثبات قبل از اجرای
الگوی اول توصیه نمی شود. مقدار را ثبت می کند (تعریف شده توسط مقداردهی اولیه
بیانیه) ممکن است بازنویسی شود زیرا توصیف قبل از حالت اول حالت منسجمی ندارد
الگوی.

با استفاده از خدمات onworks.net از asimut آنلاین استفاده کنید