gvhdl - آنلاین در ابر

برنامه:

نام

gvhdl - Frontend به کامپایلر/شبیه ساز VHDL FreeHDL.

خلاصه

gvhdl [گزینه] ... [VHDL_FILES] ... [OBJECT_FILES]...

شرح

FreeHDL یک مجموعه کامپایلر/شبیه ساز برای زبان توصیف سخت افزار VHDL است. VHDL'93
و همچنین استانداردهای VHDL'87 پشتیبانی می شوند.

FreeHDL فایل های منبع اصلی VHDL را به C++ ترجمه می کند. سپس منبع C++ می تواند باشد
کامپایل شده و برای ساخت برنامه شبیه سازی به هسته پیوند داده شده است. شروع تولید
اجرایی مدل VHDL مربوطه را شبیه سازی می کند. فرآیند ساخت واقعی به
تولید شبیه ساز از منبع VHDL یک فرآیند پیچیده است که توسط
gvhdl اسکریپت

VHDL_FILES لیستی از نام فایل های منبع VHDL است که باید به .vhdl یا vhd. ختم شود. اولین
نام فایل VHDL نیز نام فایل اجرایی شبیه ساز را تعیین می کند. این، فینال است
فایل اجرایی پس از اولین فایل VHDL بدون پسوند .vhdl یا vhd. نامگذاری می شود.
توجه داشته باشید که فایل های شی و همچنین شبیه ساز در جریان ایجاد می شوند
دایرکتوری.

OBJECT_FILES لیستی از فایل های شی را که به فایل اجرایی شبیه ساز پیوند داده شده اند را مشخص می کند.
gvhdl تمام فایل هایی که به .o ختم می شوند را به عنوان فایل های شی در نظر می گیرد. به طور معمول، این شی
فایل‌ها قبلاً (با استفاده از گزینه -c) از کد منبع VHDL طی یک برنامه جداگانه تولید می‌شوند
مرحله تالیف

OPTIONS

-L VHDLLIB
مسیر به دایرکتوری ریشه کتابخانه VHDL. در این دایرکتوری کامپایلر جستجو می کند
فایلی به نام v2cc.libs. فایل نقشه برداری v2cc.libs نام واحدهای کتابخانه را ترجمه می کند
به دایرکتوری ها توجه داشته باشید که ممکن است بیش از یک VHDLLIB ارائه شود.

-g اطلاعات اشکال زدایی را به فایل اجرایی اضافه می کند. در جزئیات، این گزینه مرتبط است
کد ماشین را به خطوط مربوطه در فایل های منبع VHDL تولید می کند.

-G اطلاعات اشکال زدایی را به فایل اجرایی اضافه می کند اما کد ماشین را به آن مرتبط نمی کند
خطوط منبع VHDL. این گزینه در واقع برای رفع اشکال کد C++ تولید شده استفاده می شود.

-c شبیه ساز اجرایی تولید نکنید. با استفاده از این گزینه، کامپایلر ترجمه کرد
VHDL به فایل های اجرایی تبدیل می شود و آنها را در کد شی کامپایل می کند اما این کار را نمی کند
یک شبیه ساز نهایی اجرایی ایجاد کنید. این گزینه مخصوصاً برای کامپایل مفید است
بسته های VHDL

-l LIBNAME
کد منبع VHDL را به کتابخانه VHDL LIBNAME مرتبط کنید. به عنوان پیش فرض نام کتابخانه
WORK استفاده می شود. این گزینه به ویژه اگر اجزای VHDL از چندین مؤلفه باشد مهم است
کتابخانه های VHDL باید در شبیه ساز ساخته شوند. توجه داشته باشید که به منظور
با موفقیت از یک مؤلفه VHDL از کتابخانه دیگری غیر از کتابخانه فعلی استفاده کنید،
فایل های VHDL مربوطه باید توسط کامپایلر با استفاده از مکانیسم ها پیدا شود
شرح داده شده در v2cc.libs. علاوه بر این، مؤلفه ها باید با موارد مناسب کامپایل شوند
-l گزینه LIBNAME.

-آرامش-کامپوننت-رؤیت
به پیوندهای پیش‌فرض نامرئی اجازه می‌دهد کار.

--لیبیه
فایل های کتابخانه استاندارد IEEE را به فایل اجرایی شبیه سازی اضافه کنید.

محیط زیست متغیرها

V2CC_LIBRARY_PATH
متغیر V2CC_LIBRARY_PATH از نام فایل های جدا شده ":" تشکیل شده است. بعلاوه
متغیر محیطی، می توانید از گزینه خط فرمان "-L libdir" استفاده کنید
v2cc. دایرکتوری های مشخص شده با "-L" در مقابل موارد مشخص شده اضافه می شوند
توسط V2CC_LIBRARY_PATH. در مسیر نهایی کتابخانه، به همان ترتیب ظاهر می شوند
در خط فرمان

پشتیبانی VHDL زیرمجموعه

در حال حاضر، FreeHDL از کل استاندارد VHDL'93 پشتیبانی نمی کند. موارد زیر ناقص است
لیست یک نمای کلی از مواردی که در حال حاضر پشتیبانی نمی شود ارائه می دهد:

- انجمن انفرادی فرمال از نوع ترکیبی پشتیبانی نمی شود.

- متغیرهای مشترک پشتیبانی نمی شوند.

- ویژگی های تراکنش، بی صدا، پایدار و با تاخیر پشتیبانی نمی شوند.

- ویژگی های تعریف شده توسط کاربر پشتیبانی نمی شوند.

- گروه ها پشتیبانی نمی شوند.

- تخصیص سیگنال محافظت شده پشتیبانی نمی شود.

- تنظیمات پشتیبانی نمی شود.

- در حال حاضر، درایورها را نمی توان خاموش کرد.

مثال ها

استفاده کنید

gvhdl -c adder.vhdl

برای ساخت فایل شی برای adder.vhdl. توجه داشته باشید که adder.vhdl ممکن است حاوی چندین VHDL باشد
مدل ها.

gvhdl adder.vhdl

یک شبیه ساز برای آخر مدل VHDL در adder.vhdl یافت شد. با این حال، در این
در مورد، تمام اجزای VHDL که برای ساخت شبیه ساز مورد نیاز است باید در آن گنجانده شوند
فایل منبع VHDL

gvhdl top.vhdl adder.o --libieee

یک شبیه‌ساز برای آخرین مدل VHDL موجود در top.vhdl با کامپایل کردن همه مدل‌ها در
top.vhdl و پیوند دادن (ایجاد شده قبلی) فایل شی adder.o و استاندارد IEEE
کتابخانه ها به فایل اجرایی

gvhdl -c -l mylib adder.vhdl

یک فایل شی شامل تمام اجزای ارائه شده در adder.vhdl می سازد. با این حال، در
در این صورت کامپوننت ها به جای پیش فرض با کتابخانه mylib مرتبط می شوند
کار نام کتابخانه توجه داشته باشید که گزینه -l فقط روی کد منبع C++ تولید شده تاثیر می گذارد اما
محل ذخیره فایل های شی یا فایل های اجرایی را تغییر نمی دهد.

شبیه سازی دستورات

پس از شروع شبیه ساز، خلاصه ای کوتاه از دستورات موجود چاپ می شود
به صفحه نمایش:

ج : execute cycles = اجرا چرخه های شبیه سازی
n : next = اجرای چرخه شبیه سازی بعدی
q : ترک = شبیه سازی ترک
r : run = اجرای شبیه سازی برای
d : dump = dump سیگنال ها
doff : dump off = توقف تخلیه سیگنالها
don : dump on = ادامه تخلیه سیگنال ها
s : show = نمایش مقادیر سیگنال
dv : dump var = تخلیه سیگنال از لیست سیگنال
ds : dump show = لیست سیگنال های تخلیه شده را نشان می دهد
nds : عدد نشان می دهد = تعداد سیگنال های تخلیه شده را نشان می دهد
dc [-f ] [-t ] [-cfg ] [-q]
: فرآیند dump را پیکربندی می کند

توجه داشته باشید که سیگنال‌ها در یک فایل (نام پیش‌فرض فایل "wave.dmp") در قالب VCD ریخته می‌شوند.
این فرمت فایل باید توسط هر بیننده شکل موج VCD پذیرفته شود. نام فایل تنظیم شده است
"wave.dmp" اما ممکن است با استفاده از "dc -f" تغییر کند با این حال، مطمئن شوید که اجرا کنید
"dc -f ..." قبل از اجرای "d".

شبیه ساز COMMAND LINE OPTIONS

شبیه سازی را می توان از طریق پارامتر خط فرمان '-cmd "cmd1; cmd2; ..." کنترل کرد که در آن
'cmd1'، 'cmd2'، ... دستورات شبیه سازی هستند که در بخش قبل توضیح داده شد. توجه داشته باشید
که هر دستور باید با ";" از هم جدا شود. به عنوان مثال، اجرا

./top -cmd "d; run 1000 ns;q;"

برنامه شبیه سازی "بالا" را شروع می کند، تمام سیگنال ها را تخلیه می کند و شبیه سازی را برای 1000 ns اجرا می کند.
در نهایت، شبیه سازی خاتمه یافته است. در واقع آخرین دستور 'q;' به عنوان اختیاری است
شبیه ساز به محض اجرای آخرین دستور به طور خودکار خاتمه می یابد.

با استفاده از خدمات onworks.net از gvhdl به صورت آنلاین استفاده کنید