این دستور rtlbrowse است که می تواند در ارائه دهنده هاست رایگان OnWorks با استفاده از یکی از چندین ایستگاه کاری آنلاین رایگان ما مانند Ubuntu Online، Fedora Online، شبیه ساز آنلاین ویندوز یا شبیه ساز آنلاین MAC OS اجرا شود.
برنامه:
نام
rtlbrowse - به مرور سلسله مراتبی کد منبع Verilog HDL و طراحی کتابخانه اجازه می دهد.
فایل های.
نحو
rtlbrowseنام فایل ریشه>
شرح
به مرور سلسله مراتبی کد منبع Verilog HDL و فایل های طراحی کتابخانه اجازه می دهد.
پیمایش در سلسله مراتب ممکن است با کلیک کردن روی مناطق باز ویجت درختی و
با کلیک بر روی سطوح فردی سلسله مراتب. در داخل کد منبع، انتخاب کنید
نام نمونه ماژول با دوبار کلیک کردن یا انتخاب بخشی از نام از طریق کشیدن-
کلیک کردن بیشتر به سلسله مراتب RTL نزول می کند. توجه داشته باشید که اختیاری عمل می کند
حاشیه نویسی کد منبع زمانی که به عنوان یک برنامه کمکی فراخوانی می شود gtkwave(1) و زمانی که
نشانگر اولیه تنظیم شده است. حاشیه نویسی کد منبع برای همه dumpfile پشتیبانی شده در دسترس نیست
انواع این به طور مستقیم برای LXT2، VZT، FST، و AET2 در دسترس است. برای VCD، از
-o,--بهینه سازی گزینه ای از gtkwave(1) به منظور بهینه سازی فایل VCD به FST. همه دیگر
انواع dumpfile (LXT، GHW) در حال حاضر پشتیبانی نمی شوند.
مثال ها
برای اجرای این برنامه روش استاندارد را تایپ کنید:
rtlbrowse stemsfile
سپس RTL در یک نمایشگر درختی GTK مطرح می شود. ساقه ها باید قبلا بوده باشند
تولید شده با حیله(1) یا ابزار دیگری که قادر به تولید سازگار است
فایل های بنیادی توجه داشته باشید که gtkwave(1) این برنامه را به عنوان یک مشتری نمایش می دهد
برنامه برای حاشیه نویسی کد منبع این کار را با بالا بردن بیننده انجام می دهد
با شناسه حافظه مشترک بخشی از حافظه در بیننده به جای استفاده از a
نام فایل ساقه
AUTHORS
آنتونی بابل[ایمیل محافظت شده]>
با استفاده از خدمات onworks.net از rtlbrowse آنلاین استفاده کنید
