Ini ialah arahan gvhdl yang boleh dijalankan dalam penyedia pengehosan percuma OnWorks menggunakan salah satu daripada berbilang stesen kerja dalam talian percuma kami seperti Ubuntu Online, Fedora Online, emulator dalam talian Windows atau emulator dalam talian MAC OS.
JADUAL:
NAMA
gvhdl - Bahagian hadapan kepada pengkompil/simulator VHDL FreeHDL.
SINOPSIS
gvhdl [OPTION] ... [VHDL_FILES] ... [OBJECT_FILES] ...
DESCRIPTION
HDL percuma ialah suite pengkompil/simulator untuk bahasa penerangan perkakasan VHDL. VHDL'93
serta piawaian VHDL'87 disokong.
HDL percuma menterjemahkan FILE sumber VHDL asal ke dalam C++. Kemudian, sumber C++ boleh
disusun dan dipautkan kepada kernel untuk membina program simulasi. Memulakan yang dihasilkan
boleh laku akan mensimulasikan model VHDL yang sepadan. Proses membina sebenar untuk
menjana simulator daripada sumber VHDL adalah proses yang kompleks yang dikendalikan oleh
gvhdl skrip.
VHDL_FILES ialah senarai nama fail sumber VHDL yang mesti berakhir dengan .vhdl atau .vhd. Yang pertama
Nama fail VHDL juga menentukan nama simulator boleh laku. Ini adalah, final
boleh laku akan dinamakan sempena fail VHDL pertama tanpa sambungan .vhdl atau .vhd.
Ambil perhatian bahawa fail objek serta simulator akan dibuat dalam semasa
direktori.
OBJECT_FILES menentukan senarai fail objek yang dipautkan kepada simulator boleh laku.
gvhdl menganggap semua fail yang berakhir dengan .o sebagai fail objek. Biasanya, objek ini
fail dijana sebelum ini (menggunakan pilihan -c) daripada kod sumber VHDL semasa berasingan
langkah penyusunan.
PILIHAN
-L VHDLLIB
Laluan ke direktori akar perpustakaan VHDL. Dalam direktori ini pengkompil mencari
fail bernama v2cc.libs. Fail pemetaan v2cc.libs menterjemah nama unit perpustakaan
kepada direktori. Ambil perhatian bahawa lebih daripada satu VHDLLIB mungkin disediakan.
-g Menambah maklumat nyahpepijat pada boleh laku. Secara terperinci, pilihan ini mengaitkan
menjana kod mesin ke baris yang sepadan dalam fail sumber VHDL.
-G Menambah maklumat nyahpepijat pada boleh laku tetapi tidak mengaitkan kod mesin ke
talian sumber VHDL. Pilihan ini sebenarnya digunakan untuk menyahpepijat kod C++ yang dihasilkan.
-c Jangan jana simulator boleh laku. Menggunakan pilihan ini, pengkompil menterjemah
Sumber VHDL menjadi boleh laku dan menyusunnya menjadi kod objek tetapi tidak
menjana simulator akhir boleh laku. Pilihan ini amat berguna untuk disusun
Pakej VHDL.
-l LIBNAME
Kaitkan kod sumber VHDL ke perpustakaan VHDL LIBNAME. Sebagai lalai nama perpustakaan
KERJA digunakan. Pilihan ini amat penting jika komponen VHDL daripada beberapa
Perpustakaan VHDL hendaklah dibina ke dalam simulator. Perhatikan bahawa untuk
berjaya menggunakan komponen VHDL daripada pustaka kerja semasa yang lain,
fail VHDL yang sepadan mesti ditemui oleh pengkompil menggunakan mekanisme
diterangkan dalam v2cc.libs. Selanjutnya, komponen mesti disusun dengan yang sesuai
-l Pilihan LIBNAME.
--keterlihatan-komponen-santai
Membenarkan pengikatan lalai yang tidak kelihatan daripada KERJA.
--libieee
Tambahkan fail perpustakaan standard IEEE pada simulasi boleh laku.
PERSEKITARAN PELBAGAI
V2CC_LIBRARY_PATH
Pembolehubah V2CC_LIBRARY_PATH terdiri daripada nama fail yang dipisahkan ":". Sebagai tambahan kepada
pembolehubah persekitaran, anda boleh menggunakan pilihan baris arahan "-L libdir" dengan
v2cc. Direktori yang ditentukan dengan "-L" ditambah di hadapan yang ditentukan
oleh V2CC_LIBRARY_PATH. Dalam laluan perpustakaan terakhir, ia muncul dalam susunan yang sama seperti
pada baris arahan.
DISOKONG VHDL SUBSET
Pada masa ini, FreeHDL tidak menyokong keseluruhan standard VHDL'93. Yang berikut tidak lengkap
list memberikan gambaran keseluruhan tentang perkara yang tidak disokong pada masa ini:
- Persatuan individu formal jenis komposit tidak disokong.
- Pembolehubah yang dikongsi tidak disokong.
- Transaksi atribut, senyap, stabil dan tertunda tidak disokong.
- Atribut yang ditentukan pengguna tidak disokong.
- Kumpulan tidak disokong.
- Tugasan isyarat yang dikawal tidak disokong.
- Konfigurasi tidak disokong.
- Pada masa ini, pemandu tidak boleh dimatikan.
CONTOH
Penggunaan
gvhdl -c adder.vhdl
untuk membina fail objek untuk adder.vhdl. Ambil perhatian bahawa adder.vhdl mungkin mengandungi beberapa VHDL
.
gvhdl adder.vhdl
akan menjana simulator untuk lepas Model VHDL ditemui dalam adder.vhdl. Namun, dalam hal ini
kes, semua komponen VHDL yang kawasan yang diperlukan untuk membina simulator mesti disertakan
fail sumber VHDL.
gvhdl top.vhdl adder.o --libieee
menjana simulator untuk model VHDL terakhir yang terdapat dalam top.vhdl dengan menyusun semua model dalam
top.vhdl dan memautkan (yang dijana sebelum ini) fail objek add.o dan standard IEEE
perpustakaan kepada boleh laku.
gvhdl -c -l mylib adder.vhdl
akan membina fail objek termasuk semua komponen yang disediakan dalam adder.vhdl. Walau bagaimanapun, dalam
kes ini komponen akan dikaitkan dengan mylib perpustakaan dan bukannya lalai
kerja nama perpustakaan. Ambil perhatian bahawa pilihan -l hanya mempengaruhi kod sumber C++ yang dihasilkan tetapi
tidak mengubah tempat di mana fail objek atau boleh laku disimpan.
SIMULASI PERINTAH
Selepas simulator dimulakan, ringkasan ringkas arahan yang tersedia dicetak
ke skrin:
c : laksanakan kitaran = laksana kitaran simulasi
n : seterusnya = laksanakan kitaran simulasi seterusnya
q : berhenti = berhenti simulasi
r : run = laksanakan simulasi untuk
d : dump = isyarat buang
doff : buangkan = hentikan lambakan isyarat
don : dump on = teruskan lambakan isyarat
s : tunjukkan = tunjukkan nilai isyarat
dv : dump var = buang isyarat daripada senarai isyarat
ds : dump show = menunjukkan senarai isyarat yang dibuang
nds : number show = menunjukkan bilangan isyarat yang dibuang
dc [-f ] [-t ] [-cfg ] [-q]
: mengkonfigurasi proses pembuangan
Ambil perhatian bahawa isyarat dibuang ke dalam fail (nama fail lalai ialah "wave.dmp") dalam format VCD.
Format fail ini harus diterima oleh setiap pemapar bentuk gelombang VCD. Nama fail ditetapkan kepada
"wave.dmp" tetapi boleh ditukar menggunakan "dc -f ". Walau bagaimanapun, pastikan untuk melaksanakan
"dc -f ..." sebelum melaksanakan "d".
SIMULATOR COMMAND LINE PILIHAN
Simulasi boleh dikawal melalui parameter baris arahan '-cmd "cmd1; cmd2; ..."' di mana
'cmd1', 'cmd2', ... adalah arahan simulasi seperti yang diterangkan dalam bahagian sebelumnya. Catatan
bahawa setiap arahan mesti dipisahkan dengan ';'. Cth, melaksanakan
./top -cmd "d;run 1000 ns;q;"
akan memulakan program simulasi 'atas', buang semua isyarat dan jalankan simulasi selama 1000 ns.
Akhirnya, simulasi ditamatkan. Sebenarnya, arahan terakhir 'q;' adalah pilihan sebagai
simulator secara automatik ditamatkan sebaik sahaja arahan terakhir telah dilaksanakan.
Gunakan gvhdl dalam talian menggunakan perkhidmatan onworks.net
